制造观察
2026 CIOE深圳光博会观察：1.6T/6.4T光模块爆发，Flip Chip成为先进封装核心抓手
发布时间：2026-11-02 发布者：sinotecho; 阅读次数：次
第 27 届中国国际光电博览会（CIOE 2026）于 9 月 9-11 日在深圳国际会展中心举办，作为全球光电行业风向标，本届展会光通信赛道看点十足：
800G 持续规模出货，1.6T 光模块正式迈入商用落地阶段，6.4T NPO 光引擎集中展出，NPO 近封装、CPO 共封装光学成为行业讨论焦点。
高速光模块的竞赛，不止是光芯片、DSP 芯片的性能比拼，Flip-Chip（倒装芯片）先进封装工艺，已经成为制约 1.6T、6.4T 产品良率、信号完整性与散热能力的关键制造环节。
一、光博会现场：速率跃迁倒逼封装工艺迭代
本届光博会上，头部厂商集中展示 1.6T 可插拔光模块，同时多款 6.4T NPO 样机亮相展台。当通道速率来到 200G PAM4，未来向 400G PAM4 演进，传统引线键合（Wire Bond）工艺的短板被进一步放大。
引线金线带来寄生电感，造成高速 SerDes 信号衰减、阻抗偏移。
1.6T 模块采用 200G PAM4 通道，6.4T 光引擎面向下一代 400G PAM4，对互连路径长度极其敏感。
Flip-Chip 通过芯片微凸点直接和基板互连，极大缩短信号路径，把寄生电感控制到极低水平，保障高速信号完整传输，是硅光光引擎、高速 DSP 芯片的优选互连方案。
6.4T NPO 光引擎需要在狭小空间内完成 DSP、激光器阵列、探测器阵列多颗裸芯片异构集成，I/O 数量激增。
Flip-Chip 支持超细间距、高凸点数量贴装，能够实现多芯片高密度排布，适配 NPO/CPO 架构下光电共集成的制造需求。
1.6T、6.4T 模块内部 DSP、硅光芯片功耗大幅抬升。
Flip-Chip 芯片背面完全裸露，可直接对接散热结构，相比引线键合方案有效降低热阻，缓解高速芯片过热降性能问题。
展会现场不少企业坦言：
光芯片、DSP 芯片样品性能达标，但量产阶段受封装工艺制约，出现虚焊、焊点空洞、温循失效等问题。Flip-Chip 不是实验室技术，必须具备成熟量产能力，才能支撑 1.6T 放量以及 6.4T 样机转产。
而 Flip-Chip 量产门槛很高：微米级对位精度、焊点空洞管控、基板翘曲抑制、底部填充胶除气泡，再加上全套 3D-X-Ray、3D-AOI 检测能力，对 EMS 制造企业是综合能力考验。
二、湖北兆元科技：面向高速光通信的 Flip-Chip 量产产线
立足武汉光谷，湖北兆元科技（GTEMS）瞄准 AI 算力带动的高速光模块制造浪潮，已经建成面向光通信领域的 Flip-Chip 先进封装产线，匹配 1.6T 模块、下一代 6.4T 光引擎样品开发与中小批量制造需求，为产业链提供国产精密制造能力支撑。
产线实现 ±10μm 以内高精度倒装贴装，支持高速 DSP 裸芯片、硅光芯片、光电器件的 Flip-Chip 焊接；配套底部填充工艺，缓解硅芯片与有机基板热膨胀系数差异带来的应力，提升产品长期可靠性。
产线同时兼容 COB、uBGA、POP 等多种先进工艺，和 Flip-Chip 工艺形成协同，完整覆盖高速光模块 PCBA 全流程加工。
先进工艺离不开严苛检测。兆元科技配置带 CT 功能 3D X-Ray、3D-AOI 设备，无损检测 Flip-Chip 微焊点空洞、偏移、虚焊缺陷；配套 ICT、FT 功能测试、RF 射频测试，同时具备温度循环、振动、盐雾等全套可靠性验证能力，实现从贴片倒装焊接、焊点检测到可靠性验证完整闭环，满足光通信 PCBA 产品的高可靠标准。
拥有专业 DFM 工艺工程团队，专门深度参与客户 1.6T、3.2T、6.4T 光引擎产品前期可制造性分析，解决基板翘曲、焊点空洞、底部填充气泡等量产痛点，助力多家客户参加展会展出的样机制造，快速迭代为可量产产品，缩短从样品到批量交付周期。
三、行业展望：先进封装是光模块国产化的关键底座
纵观本届深圳光博会，高速光模块的竞争已经从器件层面延伸到制造封装层面。1.6T 大规模商用开启，3.2T、6.4T、NPO/CPO 技术持续演进，Flip-Chip 这类先进封装工艺，将从高端选配逐步变成高速光模块的标配。
湖北兆元科技，将持续投入打磨 Flip-Chip 量产能力，补齐光电异构集成制造短板，和芯片、模块整机企业协同创新，共同推动高速光通信产业链国产化落地，为 AI 算力网络建设提供坚实制造保障。
高速光模块先进封装 ｜ Flip-Chip 量产产线
1.6T / 3.2T / 6.4T 光引擎样品开发与中小批量制造
DFM 工艺工程团队全程参与，助力产品从样品走向量产
